基于FPGA的雷达中频测试信号源的设计与实现

论文摘要

信号源是现代雷达系统的重要组成部分，在雷达系统测试中，需要一种能产生不同测试信号的信号源。而以直接数字频率合成技术（DDS）为核心，以现场可编程门阵列（FPGA）为硬件基础实现便携式、低成本的雷达测试信号源是雷达中频测试信号源的发展方向。本论文首先分析了DDS原理以及DDS系统的构成，研究了DDS系统在理想情况下和非理想情况下的输出频谱，得出DDS频谱杂散的主要特点，分析比较了增大波形的有效存储容量、采用抖动技术和CORDCI算法等三种杂散抑制方法。以DDS技术为核心，设计了一种雷达中频测试信号源的系统方案和各模块硬件电路，包括FPGA模块、D/A模块、滤波器模块和放大衰减模块，其中FPGA模块包括电源电路、时钟电路和下载电路三部分。最后，以CycloneⅡ系列FPGA芯片EP2C8Q208C8N为平台完成了NIOSⅡ软核处理器系统、波形生成和波形调制的FPGA逻辑功能的设计和实现。其中波形生成部分是FPGA逻辑设计的关键，主要包括相位累加器和正弦查询表，波形调制部分包括线性调频、非线性调频和相位编码等。通过测试该雷达中频测试信号源最高输出频率达到35MHz，频率分辨率小于0.1Hz，频谱信杂比≥50dB，达到设计性能指标要求。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 选题背景及研究意义
• 1.2 该领域国内外的研究动态及发展趋势
• 1.3 本课题的研究目标
• 1.4 论文内容安排
• 2 DDS 雷达中频测试信号源分析
• 2.1 DDS 原理
• 2.2 DDS 的构成
• 2.3 DDS 系统输出的频谱分析
• 2.3.1 理想 DDS 系统的频谱分析
• 2.3.2 非理想 DDS 系统的频谱分析
• 2.4 DDS 杂散的抑制
• 2.4.1 杂散抑制方法
• 2.4.2 抑制杂散的仿真分析
• 本章小结
• 3 DDS 雷达中频测试信号源的硬件设计
• 3.1 系统整体方案
• 3.2 系统整体结构
• 3.3 各模块设计
• 3.3.1 FPGA 模块
• 3.3.2 通信模块
• 3.3.3 D/A 转换模块
• 3.3.4 滤波器模块
• 3.3.5 放大衰减模块
• 本章小结
• 4 FPGA 逻辑功能设计
• 4.1 FPGA 及其开发语言和环境
• 4.1.1 FPGA 介绍
• 4.1.2 FPGA 的开发流程
• 4.1.3 FPGA 的开发语言和环境
• 4.2 NIOSⅡ软核处理器系统的设计
• 4.2.1 NiosⅡ处理器系统
• 4.2.2 NiosⅡ软核处理器的建立
• 4.3 波形生成
• 4.3.1 相位累加器的设计
• 4.3.2 正弦查询表的设计
• 4.4 波形调制
• 4.4.1 线性调频
• 4.4.2 非线性调频
• 4.4.3 相位编码
• 本章小结
• 5 系统功能测试
• 6 总结与展望
• 致谢
• 参考文献
• 附录